1553B总线接口模块测试设备的设计
来源：UC论文网2015-11-15 16:32
摘要：
摘 要： 1553B多路传输数据总线接口模块作为一种通用模块在我国自行研制的机载设备上大量使用，在研究1553B 总线接口模块测试技术的理论基础上，主要研究多块1553B总线接口模块的测
摘 要： 1553B多路传输数据总线接口模块作为一种通用模块在我国自行研制的机载设备上大量使用，在研究1553B 总线接口模块测试技术的理论基础上，主要研究多块1553B总线接口模块的测试设备的设计与实现，为1553B总线接口模块的测试提供技术基础。
关键词： 1553B总线接口； LBE总线； 测试技术； 80486CPU
中图分类号： TN915.04?34 文献标识码： A 文章编号： 1004?373X（2015）15?0022?03
Design and realization of test equipment for 1553B bus interface module
FAN Jiangfeng， HUANG Yi， YAO Lijuan
（AVIC Xi’an Aeronautics Computing Technique Research Institute， Xi’an 710119， China）
Abstract： As a general module， 1553B multiplex transmission data bus interface module has been extensively used in airborne equipments made in China. On studying theoretical basis of 1553B bus interface modules testing technology， test equipment design and implementation of multi?block1553B bus interface module are researched. It provides a technical foundation for 1553B bus interface module testing.
Keywords： 1553B bus interface； LBE bus； testing technology； 80486CPU
0 引 言
MIL?STD?1553B总线是美军为其航空应用定义的串行多路数据总线标准，其数据传输率为1 Mb/s，具有实时性好、抗干扰能力强、冗余备份、易于扩展等优点，是一种确定的、可靠的、命令/响应式数据通信标准。我国于20世纪90年代引进和使用该标准。GJB289A?97 飞机内部时分制指令/响应型多路传输数据总线，简称GJB289A，是我国制定的与美国1553B相对应的军用航空总线标准，目前该标准已广泛应用在国内机载航空电子系统通信网络中，1553B总线接口模块（也称MBI模块）作为一种通用模块在我国自行研制的机载设备上大量使用。本文在研究1553B总线接口模块测试技术的理论基础上，主要研究多块1553B总线接口模块的测试设备的设计与实现。
1 1553B总线测试设备的设计与实现
1.1 1553B总线概述
1553B总线系统主要包括终端模块、耦合器、电缆、电缆连接器、终端匹配器等，它们通过两根余度电缆连接，最多可挂接32个终端。在总线通信过程中一条总线（A总线）工作，另一条总线（B总线）处于热备份状态；总线耦合有直接耦合与变压器耦合两种方式。
1553B总线通信系统联接的终端按其作用分为总线控制器（BC）、远程终端（RT）和总线监控器（BM或MT）。BC是在总线上惟一建立和启动数据传输任务的控制终端；RT是数据总线上用户子系统的终端，在BC的控制下发送或接收总线数据；总线监控器（BM或MT）监控总线上的信息传输，并能对总线上的数据进行记录和分析，本身不参与总线通信。每个终端被分配了惟一的总线形式，各终端之间信息传输方式有：BC到RT、RT到BC、RT到RT、广播方式和系统控制方式。
机载航电系统分为五层，如图1所示， MBI模块完成较低三层，即传输层、数据链路层和物理层的功能， 其中MBI模块硬件完成物理层和数据链路层功能， MBI模块上驻留的通信软件完成传输层功能，较高两层即驱动层和应用层由驻留于子系统主处理机上的驱动软件和应用软件完成。
1.2 1553B总线接口模块测试设备的构成
多1553B总线接口模块测试系统由测试机箱、1553B测试电缆和宿主机CPU模块、1553B测试板卡构成，如图2所示。宿主机CPU利用机箱母板上的1553B总线网络，对1553B总线接口模块的接口实现全面、实时地传输和功能测试，在提高测试效率的同时，改善了接口测试的完整性和覆盖率。
图1 航空电子通信系统层次结构
图2 1553B总线测试设备的构成
宿主机选用标准的80486CPU处理器模块，80486CPU模块的总线接口为LBE总线，1553B总线接口模块的宿主机总线接口为LBE总线。整个测试设备设计为可以用1块80486CPU处理器模块初始化5块1553B总线接口模块为RT工作模式，宿主机80486CPU模块和1553B总线接口模块均符合LBE总线的标准。80486CPU处理器模块提供实时操作系统VxWorks和软件开发环境TORNADO，方便进行测试软件开发和调试。
1.3 1553B总线接口模块工作原理
1553B总线接口模块按其功能可分为远程终端（RT）和总线控制器（BC）。本文主要研究RT模式下1553B总线接口模块的测试。
1.3.1 远程终端（RT）和总线控制器（BC）当1553B总线接口模块作为远程终端时，一直监测来自1553B总线上的信息，1553B总线接口模块接收总线控制器的有效指令，并将接收数据按一定顺序要求存放在共享存储器中，供子系统查用。如果子系统有数据需要向总线发出时，系统主机按照规定将自己要求服务的子地址等有关信息写入1553B总线接口模块，当总线控制器检测到远程终端的请求之后，便组织相应的消息传输。
当1553B总线接口模块作为BC时，子系统主机根据通信系统要求将指令数据组成的总线表加载到1553B总线接口模块中，1553B总线接口模块根据总线表组织消息传输，并接收来自各RT的状态字。
1.3.2 1553B总线接口模块硬件结构
1553B总线接口模块包含1553B总线接口模块硬件和1553B总线接口模块通信软件，1553B总线接口模块硬件组成逻辑框图如图3所示。
图3 MBI模块硬件组成框图
1553B总线接口模块硬件主要包括通信控制器、共享存储器、1553B协议处理器、实时时钟、时间间隔计数器（DT）、双通道总线收/发器和隔离变压器、与子系统主机接口控制逻辑、内部控制逻辑和串行口电路。
1.4 宿主机80486CPU模块设计与实现
1553B总线测试设备宿主机设计为80486CPU处理器模块，该模块符合LBE总线标准，满足测试1553B总线接口模块硬件时序逻辑。
80486处理器模块主要实现程序处理、中断响应、数据传输等系统功能，其中80486DX?33为32位处理器，负责指令执行、逻辑运算和整数运算等操作，浮点和函数等数值处理；时钟电路产生时钟信号实现系统同步；复位电路产生系统复位信号；看门狗电路监控软件运行轨迹；定时电路实现定时计数功能；中断电路实现中断控制功能；存储器功能模块主要包括FLASH，RAM和E2PROM，其中FLASH用于存放用户程序，RAM可用于调试程序和存储变量、工作单元或中间结果，E2PROM用于存放掉电保护的数据；LBE总线接口电路主要负责与LBE总线上的其他模块的连接；时序逻辑和控制逻辑电路主要负责产生模块内部逻辑的时序和控制信号，提供模块内部资源访问就绪应答；多功能接口电路实现了两个串行接口，一个16位的定时/计数器，并且有检测模块内部的某些状态和控制模块内部的某些功能电路的作用，其中串行接口可用于人机对话和联机调试；检测电路提供CPU自检测功能、访问超时检测功能、看门狗故障检测功能和LBE总线测试信号支持等功能。模块结构框图如图4所示。
图4 80486CPU模块结构框图
1.5 符合LBE总线规范的总线设计
该测试设备选用LBE总线作为宿主机和5个1553B总线接口模块的底板总线设计。LBE总线包括系统信号区，用户信号区和测试信号区等。它必须包含1个且仅能包含1个第一主设备，支持最多3个第二主设备，最多可支持8个设备之间的互连，所以该测试设备选用了5个1553B的从设备，满足LBE最多支持8个设备互联的要求，也保证了总线信号的可靠性。LBE支持的系统结构如图5所示。
图5 LBE支持的系统结构
1.6 1553B测试卡（PC?MBI模块）的功能实现
多1553B总线接口模块的测试思想是在同一套系统内，用1块宿主机80486CPU处理器模块同时初始化和启动5块1553B总线接口模块，用单个BC对不同的5个RT进行分时通信测试，因此，1553B测试卡选用符合GJB289A标准的适用于PC机的PC?MBI模块实现，PC?MBI模块和1553B总线接口模块的功能和硬件结构基本相同，可以同时支持1个BC对多个RT的分时测试。
1.7 测试设备底板总线的设计实现
为了实现多块同一种1553B总线接口模块作为同一个宿主机CPU模块的从设备，需要区分MBI模块在主机存储空间的不同地址。1553B总线接口模块是通过双口存储器实现和宿主机进行数据交换、指令的实现。1553B总线接口模块的双口存储器空间为0xC0000000～0xC0003FFFH，0xC*******H的高位地址片选信号由80486CPU模块通过SEL0给出并连接到MBI模块的大存储器片选CS引脚。MBI模块的宿主机接口部分电路用来译码的LBE总线地址信号A19～A16和MBI模块的大存储器片选CS来实现0xC0000000～0xC0003FFFH，可以将80486CPU处理器的A23～A16与MBI模块的A19～A16地址信号移位连接，实现1553B总线接口模块占用宿主机80486CPU不同的存储器空间设计，实现一个CPU可以同时初始化启动5块MBI模块的设计思想。移位连接地址信号的连接逻辑框图如图6所示。
图6 测试系统硬件接口框图
通过软件编程的方法保证主机板CPU测试程序可以同时初始化和启动5块MBI模块。多MBI模块和主机的接口地址如下：
MBI1：C0000000～C0003FFF 命令字单元：C0081BC0，
消息接收区：C0001C00，发送区：C0001D00
MBI2：C0080000～C0083FFF 命令字单元：C0101BC0，
消息接收区：C0081C00，发送区：C0081D00
MBI3：C0100000～C0103FFF 命令字单元：C0101BC0，
关键词： 1553B总线接口； LBE总线； 测试技术； 80486CPU
中图分类号： TN915.04?34 文献标识码： A 文章编号： 1004?373X（2015）15?0022?03
Design and realization of test equipment for 1553B bus interface module
FAN Jiangfeng， HUANG Yi， YAO Lijuan
（AVIC Xi’an Aeronautics Computing Technique Research Institute， Xi’an 710119， China）
Abstract： As a general module， 1553B multiplex transmission data bus interface module has been extensively used in airborne equipments made in China. On studying theoretical basis of 1553B bus interface modules testing technology， test equipment design and implementation of multi?block1553B bus interface module are researched. It provides a technical foundation for 1553B bus interface module testing.
Keywords： 1553B bus interface； LBE bus； testing technology； 80486CPU
0 引 言
MIL?STD?1553B总线是美军为其航空应用定义的串行多路数据总线标准，其数据传输率为1 Mb/s，具有实时性好、抗干扰能力强、冗余备份、易于扩展等优点，是一种确定的、可靠的、命令/响应式数据通信标准。我国于20世纪90年代引进和使用该标准。GJB289A?97 飞机内部时分制指令/响应型多路传输数据总线，简称GJB289A，是我国制定的与美国1553B相对应的军用航空总线标准，目前该标准已广泛应用在国内机载航空电子系统通信网络中，1553B总线接口模块（也称MBI模块）作为一种通用模块在我国自行研制的机载设备上大量使用。本文在研究1553B总线接口模块测试技术的理论基础上，主要研究多块1553B总线接口模块的测试设备的设计与实现。
1 1553B总线测试设备的设计与实现
1.1 1553B总线概述
1553B总线系统主要包括终端模块、耦合器、电缆、电缆连接器、终端匹配器等，它们通过两根余度电缆连接，最多可挂接32个终端。在总线通信过程中一条总线（A总线）工作，另一条总线（B总线）处于热备份状态；总线耦合有直接耦合与变压器耦合两种方式。
1553B总线通信系统联接的终端按其作用分为总线控制器（BC）、远程终端（RT）和总线监控器（BM或MT）。BC是在总线上惟一建立和启动数据传输任务的控制终端；RT是数据总线上用户子系统的终端，在BC的控制下发送或接收总线数据；总线监控器（BM或MT）监控总线上的信息传输，并能对总线上的数据进行记录和分析，本身不参与总线通信。每个终端被分配了惟一的总线形式，各终端之间信息传输方式有：BC到RT、RT到BC、RT到RT、广播方式和系统控制方式。
机载航电系统分为五层，如图1所示， MBI模块完成较低三层，即传输层、数据链路层和物理层的功能， 其中MBI模块硬件完成物理层和数据链路层功能， MBI模块上驻留的通信软件完成传输层功能，较高两层即驱动层和应用层由驻留于子系统主处理机上的驱动软件和应用软件完成。
1.2 1553B总线接口模块测试设备的构成
多1553B总线接口模块测试系统由测试机箱、1553B测试电缆和宿主机CPU模块、1553B测试板卡构成，如图2所示。宿主机CPU利用机箱母板上的1553B总线网络，对1553B总线接口模块的接口实现全面、实时地传输和功能测试，在提高测试效率的同时，改善了接口测试的完整性和覆盖率。
图1 航空电子通信系统层次结构
图2 1553B总线测试设备的构成
宿主机选用标准的80486CPU处理器模块，80486CPU模块的总线接口为LBE总线，1553B总线接口模块的宿主机总线接口为LBE总线。整个测试设备设计为可以用1块80486CPU处理器模块初始化5块1553B总线接口模块为RT工作模式，宿主机80486CPU模块和1553B总线接口模块均符合LBE总线的标准。80486CPU处理器模块提供实时操作系统VxWorks和软件开发环境TORNADO，方便进行测试软件开发和调试。
1.3 1553B总线接口模块工作原理
1553B总线接口模块按其功能可分为远程终端（RT）和总线控制器（BC）。本文主要研究RT模式下1553B总线接口模块的测试。
1.3.1 远程终端（RT）和总线控制器（BC）当1553B总线接口模块作为远程终端时，一直监测来自1553B总线上的信息，1553B总线接口模块接收总线控制器的有效指令，并将接收数据按一定顺序要求存放在共享存储器中，供子系统查用。如果子系统有数据需要向总线发出时，系统主机按照规定将自己要求服务的子地址等有关信息写入1553B总线接口模块，当总线控制器检测到远程终端的请求之后，便组织相应的消息传输。
当1553B总线接口模块作为BC时，子系统主机根据通信系统要求将指令数据组成的总线表加载到1553B总线接口模块中，1553B总线接口模块根据总线表组织消息传输，并接收来自各RT的状态字。
1.3.2 1553B总线接口模块硬件结构
1553B总线接口模块包含1553B总线接口模块硬件和1553B总线接口模块通信软件，1553B总线接口模块硬件组成逻辑框图如图3所示。
图3 MBI模块硬件组成框图
1553B总线接口模块硬件主要包括通信控制器、共享存储器、1553B协议处理器、实时时钟、时间间隔计数器（DT）、双通道总线收/发器和隔离变压器、与子系统主机接口控制逻辑、内部控制逻辑和串行口电路。
1.4 宿主机80486CPU模块设计与实现
1553B总线测试设备宿主机设计为80486CPU处理器模块，该模块符合LBE总线标准，满足测试1553B总线接口模块硬件时序逻辑。
80486处理器模块主要实现程序处理、中断响应、数据传输等系统功能，其中80486DX?33为32位处理器，负责指令执行、逻辑运算和整数运算等操作，浮点和函数等数值处理；时钟电路产生时钟信号实现系统同步；复位电路产生系统复位信号；看门狗电路监控软件运行轨迹；定时电路实现定时计数功能；中断电路实现中断控制功能；存储器功能模块主要包括FLASH，RAM和E2PROM，其中FLASH用于存放用户程序，RAM可用于调试程序和存储变量、工作单元或中间结果，E2PROM用于存放掉电保护的数据；LBE总线接口电路主要负责与LBE总线上的其他模块的连接；时序逻辑和控制逻辑电路主要负责产生模块内部逻辑的时序和控制信号，提供模块内部资源访问就绪应答；多功能接口电路实现了两个串行接口，一个16位的定时/计数器，并且有检测模块内部的某些状态和控制模块内部的某些功能电路的作用，其中串行接口可用于人机对话和联机调试；检测电路提供CPU自检测功能、访问超时检测功能、看门狗故障检测功能和LBE总线测试信号支持等功能。模块结构框图如图4所示。
图4 80486CPU模块结构框图
1.5 符合LBE总线规范的总线设计
该测试设备选用LBE总线作为宿主机和5个1553B总线接口模块的底板总线设计。LBE总线包括系统信号区，用户信号区和测试信号区等。它必须包含1个且仅能包含1个第一主设备，支持最多3个第二主设备，最多可支持8个设备之间的互连，所以该测试设备选用了5个1553B的从设备，满足LBE最多支持8个设备互联的要求，也保证了总线信号的可靠性。LBE支持的系统结构如图5所示。
图5 LBE支持的系统结构
1.6 1553B测试卡（PC?MBI模块）的功能实现
多1553B总线接口模块的测试思想是在同一套系统内，用1块宿主机80486CPU处理器模块同时初始化和启动5块1553B总线接口模块，用单个BC对不同的5个RT进行分时通信测试，因此，1553B测试卡选用符合GJB289A标准的适用于PC机的PC?MBI模块实现，PC?MBI模块和1553B总线接口模块的功能和硬件结构基本相同，可以同时支持1个BC对多个RT的分时测试。
1.7 测试设备底板总线的设计实现
为了实现多块同一种1553B总线接口模块作为同一个宿主机CPU模块的从设备，需要区分MBI模块在主机存储空间的不同地址。1553B总线接口模块是通过双口存储器实现和宿主机进行数据交换、指令的实现。1553B总线接口模块的双口存储器空间为0xC0000000～0xC0003FFFH，0xC*******H的高位地址片选信号由80486CPU模块通过SEL0给出并连接到MBI模块的大存储器片选CS引脚。MBI模块的宿主机接口部分电路用来译码的LBE总线地址信号A19～A16和MBI模块的大存储器片选CS来实现0xC0000000～0xC0003FFFH，可以将80486CPU处理器的A23～A16与MBI模块的A19～A16地址信号移位连接，实现1553B总线接口模块占用宿主机80486CPU不同的存储器空间设计，实现一个CPU可以同时初始化启动5块MBI模块的设计思想。移位连接地址信号的连接逻辑框图如图6所示。
图6 测试系统硬件接口框图
通过软件编程的方法保证主机板CPU测试程序可以同时初始化和启动5块MBI模块。多MBI模块和主机的接口地址如下：
MBI1：C0000000～C0003FFF 命令字单元：C0081BC0，
消息接收区：C0001C00，发送区：C0001D00
MBI2：C0080000～C0083FFF 命令字单元：C0101BC0，
消息接收区：C0081C00，发送区：C0081D00
MBI3：C0100000～C0103FFF 命令字单元：C0101BC0，
