什么是三维封装

最新问答

• 行者孙llllll

  三维封装工艺过程
  　　NXP半导体研究所
  
  　　3D系统级产品的发展蓝图已经由第一代的射频模块(基于一个无源平台)衍变到了新一代的版本。预计第三代和将会是该技术的转折点，这些产品将实现过孔(via)与片的良好连接，无论是嵌在无源平台片的顶部还是底部。
  
  　　过孔是在硅晶圆上所开的绝缘洞，通过扩散阻隔栅、植入衬垫及导体材料（通常使用铜）来填充。性能良好的过孔了许多功能：射频信号传输、接地、热能消散，以及不同倾斜尺寸的再分配。如有源片可能是深亚微米级的片，MEMS片通常没有明确的尺寸。
  
  　　DRIE蚀刻
  
  　　过孔钻孔的第一道工序是深反应离子蚀刻（DRIE蚀刻）。“Bosch”工艺在商用过孔蚀刻中起着中流砥柱的作用，同时一个蚀刻与钝化的步骤在有续的交替循环进行。在执行蚀刻工序时，会在卡具上产生一个偏压来支持晶圆，偏压用来引导等离子体上方的离子束，这些离子被拉向基板，完成等向蚀刻。这一工序中间还会进行钝化，钝化时由碳氟化合物气体聚合形成（蓝色）层沉积于侧壁和底部。Bosch各向异性蚀刻则在离子域内如此不断地重复。
  
  　　蚀刻速率是将DRIE蚀刻付诸商用的一个瓶颈。无论怎样，技术研究正在取得一些进展。荷兰埃因霍温科技的研究员已经证明采用更密集的等离子源可以提升蚀刻速率，如通过扩展热等离子体。Bosch声称,通过与DRIE设备商合作，他们将在几年内找到更快的蚀刻方法（例如，100祄/min）。所谓改善包括更快的气体交换率和更短的钝化时间，以及更高压下的蚀刻气体。
  
  　　DRIE蚀刻受到Knudsen传送的根本制约——蚀刻种只能有限地扩散在限定的特征尺寸中。对于更小的特征尺寸传输可能会减缓，更高的深宽比也是如此，也就是说比较厚的晶圆-晶圆越厚，需要的蚀刻时间越长。一种选择是使用较薄的晶圆以缩短蚀刻时间，但是由此又会带来薄晶圆的处理问题。
  
  　　锥形过孔的DRIE蚀刻
  
  　　锥形结构的DRIE刻蚀较容易进行via过孔填充，不需要使用纯粹的Bosch工艺。如果蚀刻气体和钝化气体可以在持续工序中保持精确的平衡，持续修复侧壁上的钝化层，那么过孔就会是锥形的，从而保证了植入及后续电镀工艺中的PVD工艺更容易进行。
  
  　　铜的植入与电镀
  
  　　绝缘层的应用相当普遍。像氧化硅层或氮化硅层都能够通过常规的CMOS技术轻松地被调整。而扩散隔栅、植入衬垫及后续的导体填充则稍微复杂一些。
  
  　　用于过孔的方法主要有两种。第一种方法是从植入一个盲孔开始，然后再进行电镀。第二种方法是从薄化晶圆开始，该晶圆上带有已经蚀刻好的通孔(via)，然后采用PVD或其他方法将倒焊电镀应用于干层上，倒焊电镀不需要植入层。
  
  　　精巧的植入方法采用低压金属有机化学汽相沉积（MOCVD），应用铜金属有机蒸汽。植入层经过后续的电镀得到增强。如此对于深宽比超过10:1的特征尺寸也能实现完全填充。然而，需要关注CVD铜植入的粘附性，铜在通过PVD技术沉积的粘附性更好。
  
  　　倒焊电镀法以创建隔离作用的盲孔开始。然后，由旋转涂覆生长出的PMMA牺牲层聚合并形成Roman桥，该桥可以通过化学机械研磨（CMP）工艺来进行平坦化。接下来通过物理气相沉积（PVD）形成一层干的植入层。芯片从背面得以薄化，因而可以打通过孔。300oC的退火工艺能够去除PMMA桥，并为其后的铜倒焊电镀生长准备了一个完整的植入层。
  
  　　在EMC 3D协会成员中，Semitool和其他的半导体厂商都能够无电镀的衬垫沉积法。无电镀的沉积方法能够在一个非植入的开放过孔中沉积成层（阻挡层和植入层）。而随后的铜电镀法就可以实现全部过孔的高保角填充；不同于PVD之后由电镀法形成的植入层，这种电镀法不能充分地填充直径为50祄的过孔。
  
  　　对于过孔填充来说，还有一种低成本的选择就是粘贴式印刷法，特别适用于对铜的导电性要求不高的非严格应用。在这种方法中，填充通过所谓的刮将铜来回地粘到芯片的表面从而填进过孔中，这就好比是将墙上的钻孔用泥灰抹上一样。NXP与Sanyu Rec（三悠）达成合作，采用了他们的真空填充设备。
  
  　　NXP还将携手其他的机构，继续研发一种更经济有效的用于铜过孔填充的备选工艺。
  
  　　德国弗朗霍夫研究所（Fraunhofer IZM）
  
  　　三维系统集成是一项关键技术，受到需要超紧凑型智能系统等应用领域的带动，如图像传感器、超小型传感器节点、高存储密度和容量、并行处理器架构等。三维系统集成的优点包括：降低了系统的体积、重量和占地面积；改善了集成的密度和信号传输速度，同时降低了功耗；有付诸低成本量产的可能。此外，三维系统集成为各种来自不同技术领域的组件集成了唯一的途径，比如微机电系统（MEMS）、处理器、内存等。
  
  　　Fraunhofer IZM研究所正在开发的主要三维集成方法是垂直系统的整合，集中于晶圆级堆叠测试的前段器件与高深宽比的硅通孔（TSV）。另一个方法是具有锥形的或直的via过孔的硅内插板，该内插板载有系统组件。这些内插板既可以是完全无源的，也可以承载集成的无源组件。第三种改良的办法能够通过额外集成的无源电路处理内置的薄化电路，该薄化电路内置到器件晶圆顶部的绝缘层或硅内插板。这些配置也能被堆叠用于TSV及微型的焊块。
  　　三维系统集成的技术需求包括优质精确的薄晶圆的处理，以及TSV的形成过程，诸如深过孔蚀刻、深过孔介质绝缘，以及深过孔金属填充。最后，必需包括键合及晶圆级装配工艺。
  
  　　所有晶圆级堆叠方法的核心工艺过程是硅通孔的，以及处理和装配薄化的器件（图1）。装配能够以晶圆到晶圆（W2W）或者芯片到晶片（C2W）的键合方式完成。晶圆到晶圆的方法面临着良率的挑战，举例说明，假如晶圆上不合格的片被键合到另一个晶圆上的合格片上，那么就无法通过。另外，如果两个晶圆上的两个芯片类型尺寸不同或者有步进重复值，那么这一方法也是行不通的。因此， Fraunhofer 研究所着眼于芯片到晶圆的装配，可以逐个芯片进行，也可以在一个步骤中，通过利用之前传输器件的临时装载装置并行键合所有芯片。
  
  　　对于薄晶圆的处理，德国的弗朗霍夫研究所（IZM）支持两个主要的理念。第一个理念是在处理的晶圆上使用聚酰亚、丙环丁（BCB）或者环氧化物进行临时键合，该方法允许更高的晶圆背面温度。但是缺点是这些聚合物材料难以去除。第二个理念是利用热塑性进行键合，这种键合允许的晶圆背面处理温度较低，但是其材质很容易被去除。另外还有一个理念是利用静电卡盘夹紧薄晶圆。这一方法涉及到在薄化的晶圆上加装电极结构的晶圆。通过为承载晶圆上的电极结构充电，用所产生的静电力从承载晶圆的顶部开始键合薄化晶圆。在硅材料置于卡盘的情况下，用户能够从著名的硅机械参数中获益，并且能够与前端的设备和技术完全兼容。同时，它具备高达16个小时的固间，并且能够完成薄晶圆背面的处理，如等离子体增强化学汽相沉积（PECVD）以及湿式处理法。
  
  　　在完成晶圆背面处理之后，via过孔在被完全处理过的器件晶圆里被蚀刻。然后，via过孔被填充、成晶圆顶部所需的互联层，比如锌铜合金(通过固体-液体互扩散形成)，或者锌银合金的微型凸块。这一步骤发生在键合临时的承载晶圆之后，通过薄化绝缘和背面布线进行晶圆背面的。
  
  　　利用Bosch工艺DRIE蚀刻的典型的过孔直径在1微米到40微米之间，深度在16微米至超过70微米之间。关于晶圆前面via过孔的后CMOS处理的一个重要因素，是在蚀刻硅材料之前，要蚀刻贯穿所有的背面层间介电层。这也就意味着干蚀刻工艺过程将会由于商到商的不同而变化，所以蚀刻工艺过程必须适合于不类同型的晶圆。
  
  　　有很多不同的方法能够应用于TSV的金属填充。对于小型尺寸的via过孔，可以用钨金属的化学气相沉积（W CVD）或者铜金属的化学气相沉积填充（Cu CVD）。对于中型尺寸的via过孔，在铜化学电镀后，利用化学气相沉积植入层。对于大型尺寸的via过孔，用铜化学电镀后选择利用溅镀来植入层。
  
  　　TSV的热机械与特征表征对于鉴别能够决定TSV最终的应力-应变平衡的关键工艺和参数是至关重要的。比如，与钨相比，通过在via过孔中间增加应力，铜的CVD填充会降低TSV上部和下部的应力。因此，关于匹配设计、工艺过程，以及可靠性的一系列研究活动正在进行中，不仅面向TSV，同时也面向整个堆叠的结构。
  
  　　三维整合互连的各种方法包括直接氧化物键合（或者叫粘接键合）以及弗朗霍夫研究所首选的方法直接金属键合。在直接金属键合方法中，电镀铜在一个器件衬底上，电镀铜锡被用在相对应的一个衬垫上。在压力下互连结构开始相互接触并被加热升温，铜膜被转移至扩散至金属间化合物Cu3Sn的铜锡合金中。这种金属间化合物（inter-metallic, IMC）融化温度高达600℃度。这种方法被称为SOLID(solid-liquid inter-diffusion, 固体-液体互扩散)技术。直接金属键合的另外一种材料是利用焊料的微小凸块，诸如银。
  
  　　作为EMC3D联盟（EMC3D是一个致力于研究、推广TSV技术联盟）的一员，弗朗霍夫研究所在完善三维工艺整合过程中扮演着技术顾问的角色，同时测试设计器件晶圆。目前，他们支持TSV内部诸如绝缘栅和植入层沉积的工艺，使用ECD的TSV填充，以及面向堆叠工艺的晶圆背面和互连准备与沉积。
  
  　　在弗朗霍夫研究所的技术发展蓝图上，三维集成技术是一个主流的技术方向。这一理念将用于不同的三维结构，诸如堆叠传感器、存储单元以及面向超小型传感器节点（eGrain, eCubes）的控制单元、高性能控制器内存组合，以及存储器件的堆叠。系统集成与半导体的封装发展将会通过三维集成得以加强，构成了“超摩尔定律（More than Moore）”和“系统级封装”战略的主要部分。弗朗霍夫研究所面向采用TSV的8英寸晶圆完善的三维集成工艺流程和技术。这些技术的特点将通过适当的热机械和电气特征表现出来，以实现可靠的特征表征。
  
  　　EV Group
  
  　　薄晶圆处理的主要改进因素是过孔的面积消耗。过孔密度较高的器件必须要有直径极小的过孔，否则过孔会耗费很多的芯片面积。
  
  　　另一方面，过孔在所支持的深宽比方面存在着一定的技术制约。比如，假设过孔技术允许一个比较有挑战性的深宽比，如25:1，也就是说对于100祄的晶圆，我们要的过孔直径是4祄。假如使用更薄一点的50祄的晶圆，那么我们要的过孔直径则是2祄。晶圆更薄就了很重要的器件性能优势。
  
  　　薄晶圆处理的次要改进因素是成本效益与性价比。深度较浅的过孔能够实现更快速的蚀刻，也包括其后的过孔填充。同样的，过孔深宽比的下降也能够显著提高过孔填充工艺的产能。
  
  　　TSV芯片包装的集成方案
  
  　　关于TSV技术的芯片堆叠有一些基本的概念。第一个概念是面对背（face-to-back）的集成，是指第一只器件晶圆的背面被键合或者连接到第二只器件晶圆的正面。这一集成方案的主要优点是堆叠的晶圆或器件类似于一只标准的晶圆或片，可用于测试、装组及封装等标准工艺过程。
  
  　　同样的，如果要在堆叠的晶圆上面增加额外的层，那么只需采用与第一只和第二只晶圆集成一模一样的集成工艺方法，同样也适用于增加第三只、第四只，甚至更多的晶圆。
  
  　　比较有竞争力的方法应该是面对面（face-to-face）的集成，即将第一只器件晶圆的正面连接到第二只器件晶圆的正面。区别是测试、装配及封装等需要特殊的工艺过程。由此产生的晶圆堆叠，并不像一只标准的晶圆，也就是说对于多层堆叠的其他层需要不同的集成工艺过程。这种工艺流程的主要优势是它并不需要处理薄晶圆。
  
  　　薄晶圆处理
  
  　　在薄晶圆处理过程中，首要的挑战是薄晶圆的作，目前有两种选择可应对这一挑战。第一种选择需要改装设备，通过使用专门的片盒和机械终止受动器，以及专门的工艺模块，诸如预校准台和晶圆夹具等，使其有能力来处理薄晶圆。这些技术目前都应用于过程中，然而，更新升级设备的每一个部分会产生很高的费用，而且往往是这些技术只能适应晶圆厚度范围大约为75～100祄及以上的晶圆，目前为止，还没有明确的技术蓝图来解决更薄的晶圆，诸如50祄或25祄的晶圆。
  
  　　第二种具有竞争力的方法是器件晶圆与承载晶圆的临时键合和后续的键合分离。首先通过临时键合将晶圆正面向下结合到承载晶圆上，然后进行背面填充和背面处理。完成最终的背面处理后，器件晶圆从承载晶片上分离，并通过使用薄框上的片状胶带取下或者从晶圆堆叠架上面取下。
  
  　　临时键合与分离的优势
  
  　　临时键合概念有优势：首先，承载晶圆为薄晶圆了机械上的支持保护，这样就可以通过标准晶圆厂的设备来进行背面处理。对于非常薄的晶圆，实现了整体的晶圆级的工艺处理。因此，通过临时键合和分离技术，利用晶圆厂的每台设备都能够处理薄晶圆，而无需重新改装设备，而且不需特殊的终止受动器、夹具或晶圆盒。事实上，用于厚晶圆的工艺也可用于键合的堆叠晶圆。
  
  　　此外，可根据技术发展蓝图，将这种方法升级，从而实现更薄晶圆的量产和不同产品的设计，并实现与多个金属层相关联的不同晶圆压力水平，等等。因此，临时键合概念确保了利用厂现有的设备来处理薄晶圆。
  
  　　临时键合工艺流程
  
  　　首先以涂胶作为第一步，一般涂在载片上或者器件晶圆上。然后在一个专用的键合室内进行临时键合（图2）。EV Group携手Brewer Science共同开发了一个全面的解决方案，包括工艺过程、材料以及设备。Brewer Science是聚合物工程方面的专业商，该公司已开发了一种新的高温可旋转喷涂的粘合剂，主要用于临时键合，名为WaferBOND HT的晶圆键合系列和WaferBOND HT 250材料。这种材料是一种商业可用的材料，实现了在220oC的高温范围内处理硅片，并能够持续较长一段时间。接下来，在完成背面处理之后，将器件晶圆从承载晶片上分离。这种热塑材料，能够允许“滑动”键合分离机制。虽然它的速度很快，但对于薄晶圆来说，仍然不失为一个相当缓和的工艺过程，能够避免晶圆破损的风险。最后，通过使用标准的极性溶剂，能够很轻松地清洁晶圆。
  
  　　EVG850临时键合/分离平台和Brewer Science的 WaferBOND HT晶圆键合系列粘合剂已经取得了EMC3D联盟的认证，实现了面向硅通孔的薄晶圆处理。

  浏览 208赞 56时间 2022-01-25